EEPW首頁(yè) >>
主題列表 >>
asic ip
asic ip 文章 進(jìn)入asic ip技術(shù)社區
將ASIC IP核移植到FPGA上——更新概念并推動(dòng)改變以完成充滿(mǎn)挑戰的任務(wù)!
- 本系列文章從數字芯片設計項目技術(shù)總監的角度出發(fā)，介紹了如何將芯片的產(chǎn)品定義與設計和驗證規劃進(jìn)行結合，詳細講述了在FPGA上使用IP核來(lái)開(kāi)發(fā)ASIC原型項目時(shí)，必須認真考慮的一些問(wèn)題。文章從介紹使用預先定制功能即IP核的必要性開(kāi)始，通過(guò)闡述開(kāi)發(fā)ASIC原型設計時(shí)需要考慮到的IP核相關(guān)因素，用八個(gè)重要主題詳細分享了利用ASIC所用IP來(lái)在FPGA上開(kāi)發(fā)原型驗證系統設計時(shí)需要考量的因素。在上篇文章中，我們介紹了將ASIC IP移植到FPGA原型平臺上的必要性，并對原型設計中各種考量因素進(jìn)行了總體概述，分析開(kāi)發(fā)A
- 關(guān)鍵字： ASIC IP FPGA SmartDV
燦芯半導體發(fā)布通用高性能小數分頻鎖相環(huán)IP及相關(guān)解決方案
- 一站式定制芯片及IP供應商——燦芯半導體（上海）股份有限公司近日宣布成功研發(fā)出一款通用高性能小數分頻鎖相環(huán)（fractional-N PLL） IP，支持24bits高精度小數分頻，最高輸出頻率4.5Ghz，另外還支持擴頻時(shí)鐘（SSC）功能，可以為客戶(hù)提供多功能的小數分頻 PLL解決方案。PLL電路一般用于產(chǎn)生輸出頻率，輸出頻率值與PLL的參考輸入頻率呈倍數關(guān)系。小數分頻PLL通過(guò)頻率乘法比例的小數值，實(shí)現更精確的輸出頻率控制，從而提供更高精度和準確度的輸出頻率。SSC發(fā)生器是在一定頻率范圍內調制時(shí)鐘信號
- 關(guān)鍵字： 燦芯半導體 小數分頻 鎖相環(huán) IP
非英偉達聯(lián)盟崛起 ASIC廠(chǎng)吃香
- 英偉達（NVIDIA）恐受到法國反壟斷監管機關(guān)的指控，「非英偉達陣營(yíng)」同唱凱歌，UALink（Ultra Accelerator Link）聯(lián)盟及UXL基金會(huì )兩大陣營(yíng)反撲，將大幅提升專(zhuān)用ASIC開(kāi)發(fā)力度，相關(guān)硅智財可望獲得多方采用。法人指出，臺廠(chǎng)受惠晶圓代工領(lǐng)導地位，ASIC、IP布局完整，搶搭非輝聯(lián)盟崛起列車(chē)。 半導體業(yè)者表示，ASIC大廠(chǎng)創(chuàng )意、智原、巨有科技，硅智財M31、力旺，及神盾集團積極布局該領(lǐng)域。神盾年初以約當47億元價(jià)值并購新創(chuàng )IP公司干瞻，旗下安國、芯鼎也同步搶進(jìn)ASIC市場(chǎng)。GPU在A(yíng)I
- 關(guān)鍵字： 英偉達 ASIC GPU AI模型訓練
IC設計倚重IP、ASIC趨勢成形
- 半導體制程進(jìn)入2奈米，擷發(fā)科技董事長(cháng)楊健盟指出，IC設計難度陡增，未來(lái)硅智財、ASIC角色將更加吃重，協(xié)助IC設計以SoC方式因應AI新世代。楊健盟分析，過(guò)往IDM分拆晶圓代工之典范，將在IC設計上發(fā)生，AI時(shí)代IC設計大者恒大趨勢成形。 擷發(fā)科技已獲國際芯片大廠(chǎng)AI芯片外包訂單，楊健盟認為，現在芯片晶體管動(dòng)輒百億個(gè)，考驗IC設計業(yè)者研發(fā)量能。大量采用基礎、接口IP使研發(fā)能力更能專(zhuān)注前段設計，海外大廠(chǎng)甚至將后段交由ASIC業(yè)者，未來(lái)倚重IP、ASIC趨勢只會(huì )更加明顯。中國臺灣半導體產(chǎn)業(yè)鏈在邏輯先進(jìn)制程、先
- 關(guān)鍵字： IC設計 IP ASIC
半導體知識產(chǎn)權市場(chǎng)規模將增長(cháng)27.1億美元
- 根據Technavio的報告，全球半導體知識產(chǎn)權（IP）市場(chǎng)規模預計將在2024年至2028年間增長(cháng)27.1億美元。預計在預測期內，市場(chǎng)的復合年增長(cháng)率（CAGR）將超過(guò)7.47%。復雜芯片設計和多核技術(shù)的使用推動(dòng)了市場(chǎng)的增長(cháng)，同時(shí)納米光子集成電路（ICs）的出現也是一大趨勢。然而，半導體IP的重復使用構成了一項挑戰。主要市場(chǎng)參與者包括Achronix Semiconductor Corp.、Advanced Micro Devices Inc.、Alphawave IP Group plc、Arm Ltd
- 關(guān)鍵字： 半導體知識產(chǎn)權 IP
Arm發(fā)布基于3nm芯片工藝的新CPU、GPU IP
- 芯片設計公司Arm今日發(fā)布了針對旗艦智能手機的新一代CPU和GPU IP（設計方案）：Cortex-X925 CPU、Immortalis G925 GPU。新產(chǎn)品均使用了其最新的Armv9架構，基于臺積電3nm制程工藝方案，針對終端設備在A(yíng)I應用上的性能進(jìn)行設計優(yōu)化。此外還將提供軟件工具，讓開(kāi)發(fā)人員更容易在采用Arm架構的芯片上運行生成式AI聊天機器人和其他AI代碼。預計搭載最新內核設計的手機將于2024年底上市。據官方介紹，新的CPU與GPU IP是目前旗下同類(lèi)產(chǎn)品中性能最強的一代，新CPU性能提升3
- 關(guān)鍵字： arm CPU GPU IP 3nm
西門(mén)子推出 Solido IP 驗證套件，為下一代 IC 設計提供端到端的芯片質(zhì)量保證
- ●? ?西門(mén)子集成的驗證套件能夠在整個(gè)IC設計周期內提供無(wú)縫的IP質(zhì)量保證，為IP開(kāi)發(fā)團隊提供完整的工作流程西門(mén)子數字化工業(yè)軟件日前推出 Solido? IP 驗證套件 (Solido IP Validation Suite)，這是一套完整的自動(dòng)化簽核解決方案，可為包括標準單元、存儲器和 IP 模塊在內的設計知識產(chǎn)權 (IP) 提供質(zhì)量保證。這一全新的解決方案提供完整的質(zhì)量保證 (QA) 覆蓋范圍，涵蓋所有 IP 設計視圖和格式，還可提供 “版本到版本” 的 IP 認證，能夠提升完整芯
- 關(guān)鍵字： 西門(mén)子 Solido IP IC設計 IC 設計
炬芯科技的智能手表SoC采用了芯原的2.5D GPU IP
- 芯原股份近日宣布低功耗?AIoT?芯片設計廠(chǎng)商炬芯科技股份有限公司（炬芯科技，?股票代碼：688049.SH）在其高集成度的雙模藍牙智能手表SoC? ATS3085S和ATS3089系列中采用了芯原低功耗且功能豐富的2.5D圖形處理器（GPU）IP。?炬芯科技的智能手表SoC ATS3085S和ATS3089系列擁有卓越的圖形顯示性能，采用2D+2.5D雙GPU硬件加速配置，支持JPEG硬件解碼，具有高幀率、低功耗等特點(diǎn)。該系列SoC以其高集成度，可實(shí)現單
- 關(guān)鍵字： 炬芯 智能手表 芯原 2.5D GPU IP
ASIC紛擾 創(chuàng )意4月?tīng)I收看淡
- ASIC廠(chǎng)商創(chuàng )意公布4月合并營(yíng)收16.93億元、寫(xiě)近期低點(diǎn)。ASIC族群乏力，世芯-KY法說(shuō)后亦遭逢市場(chǎng)賣(mài)壓調節，法人認為，主要是產(chǎn)品進(jìn)入世代遷移、營(yíng)運預期相對保守；創(chuàng )意則可能是項目營(yíng)收遞延認列，據公司指引，第二季季增介于15～20％，可觀(guān)察接續兩個(gè)月情況。目前ASIC仍為寡占市場(chǎng)，后進(jìn)者來(lái)勢洶洶，競爭同業(yè)也積極爭取CSP項目，短期仍有市場(chǎng)紛擾。創(chuàng )意4月合并營(yíng)收月減22.75％，年減15.93％；累計前四月合并營(yíng)收73.83億元，年減13.57％。公司預估，本季度NRE（委托設計）、Turnkey（量產(chǎn)）
- 關(guān)鍵字： ASIC 創(chuàng )意
一文把TCP/IP協(xié)議講絕了！
- 本文整理了一些TCP/IP協(xié)議簇中需要必知必會(huì )的十大問(wèn)題，既是面試高頻問(wèn)題，又是程序員必備基礎素養。一、TCP/IP模型TCP/IP協(xié)議模型（Transmission Control Protocol/Internet Protocol），包含了一系列構成互聯(lián)網(wǎng)基礎的網(wǎng)絡(luò )協(xié)議，是Internet的核心協(xié)議?；赥CP/IP的參考模型將協(xié)議分成四個(gè)層次，它們分別是鏈路層、網(wǎng)絡(luò )層、傳輸層和應用層。下圖表示TCP/IP模型與OSI模型各層的對照關(guān)系。TCP/IP協(xié)議族按照層次由上到下，層層包裝。最上面的是應用層
- 關(guān)鍵字： TCP IP 協(xié)議 程序員
銳成芯微亮相北京車(chē)展 發(fā)布應用于wBMS的藍牙RF IP
- 25日，北京國際車(chē)展火熱開(kāi)幕，銳成芯微攜旗下車(chē)規級IP亮相車(chē)展中國芯展區，并發(fā)布應用于wBMS（無(wú)線(xiàn)電池管理系統）的車(chē)規級藍牙RF IP。銳成芯微亮相2024北京車(chē)展中國芯展區（左）隨著(zhù)電動(dòng)汽車(chē)和新能源市場(chǎng)的快速發(fā)展，電池管理系統的需求也在不斷增加。無(wú)線(xiàn)電池管理系統（wBMS）作為提升電池性能、安全性和可靠性的關(guān)鍵技術(shù)之一，正逐漸成為汽車(chē)廠(chǎng)商、特別是頭部汽車(chē)廠(chǎng)商的關(guān)注焦點(diǎn)。而車(chē)規級藍牙RF IP作為wBMS中的重要組成部分，結合了藍牙的通信能力和RF IP的定位功能，為實(shí)現安全可靠的電池管理保駕護航。立足
- 關(guān)鍵字： 銳成芯微 wBMS 藍牙RF IP
嘉楠基于RISC-V的端側AIoT SoC采用了芯原的ISP IP和GPU IP
- 芯原股份（芯原）近日宣布嘉楠科技（嘉楠）全球首款支持RISC-V Vector 1.0標準的商用量產(chǎn)端側AIoT芯片K230集成了芯原的圖像信號處理器（ISP）IP ISP8000、畸變矯正（DeWarp）處理器IP DW200，以及2.5D圖形處理器（GPU）IP GCNanoV。該合作極大地優(yōu)化了高精度、低延遲的端側AIoT解決方案，可廣泛適用于各類(lèi)智能產(chǎn)品及場(chǎng)景，如邊緣側大模型多模態(tài)接入終端、3D結構光深度感知模組、交互型機器人、開(kāi)源硬件，以及智能制造、智能家居和智能教育相關(guān)硬件設備等。芯原的ISP
- 關(guān)鍵字： 嘉楠 RISC-V AIoT SoC 芯原 ISP IP GPU IP
芯原業(yè)界領(lǐng)先的嵌入式GPU IP賦能先楫高性能的HPM6800系列RISC-V MCU
- 2024年3月4日，中國上?！驹煞荩ㄐ驹?，股票代碼：688521.SH）今日宣布先楫半導體（簡(jiǎn)稱(chēng)“先楫”）的HPM6800系列新一代數字儀表顯示及人機界面系統應用平臺采用了芯原的高性能2.5D圖形處理器（GPU）IP。HPM6800系列產(chǎn)品基于RISC-V CPU內核，具備高算力、低功耗、高集成度和出色的多媒體功能，適用于汽車(chē)儀表、人機交互界面（HMI），以及電子后視鏡（CMS）等需要復雜圖形處理、高分辨率顯示和高性能多媒體用戶(hù)界面的應用。 芯原支持OpenVG的2.5D GPU IP能夠
- 關(guān)鍵字： 芯原 GPU IP 先楫 RISC-V MCU
采用芯原NPU IP的AI類(lèi)芯片已在全球出貨超過(guò)1億顆
- 芯原股份近日宣布集成了芯原神經(jīng)網(wǎng)絡(luò )處理器（NPU）IP的人工智能（AI）類(lèi)芯片已在全球范圍內出貨超過(guò)1億顆，主要應用于物聯(lián)網(wǎng)、可穿戴設備、智慧電視、智慧家居、安防監控、服務(wù)器、汽車(chē)電子、智能手機、平板電腦、智慧醫療等10個(gè)市場(chǎng)領(lǐng)域。在過(guò)去七年里，芯原在嵌入式AI/NPU領(lǐng)域全球領(lǐng)先，其N(xiāo)PU IP已被72家客戶(hù)用于上述市場(chǎng)領(lǐng)域的128款AI芯片中。芯原的NPU IP是一款高性能的AI處理器IP，采用了低功耗、可編程和可擴展的架構設計。它可以靈活配置，以滿(mǎn)足客戶(hù)對芯片尺寸和功耗的不同要求，使之成為具有成本效
- 關(guān)鍵字： 芯原 NPU IP AI芯片
星云智聯(lián)首款自研DPU ASIC芯片一版流片成功
- 近日，星云智聯(lián)自主研發(fā)的DPU芯片M18120回片后，十分鐘內成功點(diǎn)亮，十八小時(shí)完成通流驗證，成功實(shí)現了芯片設計目標！這一優(yōu)異的成績(jì)得益于星云智聯(lián)規范的IPD產(chǎn)品流程、嚴格的質(zhì)量控制、高效的項目管理，以及全體星云人的不懈努力。M18120是星云智聯(lián)推出的首款DPU ASIC芯片，集成了公司自主研發(fā)的網(wǎng)絡(luò )、存儲、安全、RDMA、可編程轉發(fā)等核心技術(shù)，最大吞吐性能達到200Gbps，能夠滿(mǎn)足公有云、混合云、私有云、NVMe存儲、網(wǎng)絡(luò )安全和工業(yè)控制等各種應用場(chǎng)景的需求。在A(yíng)I大模型時(shí)代，DPU作為智算網(wǎng)絡(luò )發(fā)展的
- 關(guān)鍵字： 星云智聯(lián) DPU ASIC
asic ip介紹
您好，目前還沒(méi)有人創(chuàng )建詞條asic ip!
歡迎您創(chuàng )建該詞條，闡述對asic ip的理解，并與今后在此搜索asic ip的朋友們分享。 創(chuàng )建詞條
歡迎您創(chuàng )建該詞條，闡述對asic ip的理解，并與今后在此搜索asic ip的朋友們分享。 創(chuàng )建詞條
asic ip相關(guān)帖子
asic ip資料下載
asic ip專(zhuān)欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì )員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473